MITの研究チームが、半導体チップ上で演算回路とメモリを縦に積み重ねる新しい製造技術を開発した。従来のチップでは演算とメモリが離れた場所にあり、データの移動に大量の電力を消費していた。生成AIや深層学習で急増するデータセンターの電力消費を抑える技術として期待される。
現在のプロセッサーでは、演算を担うトランジスタとデータを保存するメモリが別々の場所に配置されている。計算のたびにデータが両者の間を往復するため、移動距離が長いほど熱としてエネルギーが失われる。生成AIや深層学習、コンピュータービジョンといったデータ処理量の多いアプリケーションでは、この問題が深刻化している。
MITの研究チームは、チップの配線層（バックエンド）に演算用トランジスタとメモリを直接積み重ねる技術を開発した。データの移動距離を大幅に短縮でき、エネルギー損失を削減できる。
この技術の鍵となるのが、新素材「アモルファス酸化インジウム」だ。約150℃という低温で成膜できるため、先に作られた回路を傷めずに上層へトランジスタを追加できる。研究チームは膜中の欠陥を最小限に抑える製造プロセスを確立し、厚さわずか2nmの高品質な薄膜を実現した。
さらに強誘電体材料のハフニウムジルコニウム酸化物を組み合わせ、メモリ機能を内蔵した約20nmサイズのトランジスタを試作した。スイッチング速度は10ナノ秒で、類似デバイスより低い電圧で動作する。
論文の筆頭著者でMITポスドクのYanjie Shao氏は「将来のAIやデータ中心の計算で使うエネルギーを最小化しなければ、持続可能ではない」と述べ、この統合プラットフォームの必要性を強調した。研究成果は2025年12月にサンフランシスコで開催されたIEEE国際電子デバイス会議（IEDM 2025）で発表された。