米イリノイ大学アーバナ・シャンペーン校の研究チームが、高性能なシリコン回路を上へ積み重ねる新しい製造法を開発した。トランジスターを平面に並べる代わりに垂直に積むことで、消費電力を抑えながら狭い面積に多くの回路を詰め込める。成果は2026年5月28日に科学誌Natureに掲載された。
半導体業界は長年、トランジスターを小さくして数を増やすことで性能を高めてきた。ただ微細化は物理的な限界に近づいている。回路を一層ずつ積み上げる「モノリシック3D集積」はその打開策とされてきたが、後から積む層を作る工程の熱で、すでにある層を傷めてしまう課題があった。
研究チームは、ドナーとなるウエハーから極めて薄い単結晶シリコンの膜を作り、回路が完成した基板の上にローラーで貼り重ねる方法を採った。接合の温度は200℃以下に抑えられる。さらに、不純物を加える「ドーピング」に600℃を超える高温が要る点を避けるため、あらかじめ均一に濃くドーピングした「ジャンクションレストランジスター」を使った。膜が薄いため、ゲートが電流の通り道を十分に制御できる。
この方法で、625個のトランジスターを持つ層を3段積み、98〜100％の歩留まりを達成した。電流の出力密度は、高温で作る通常のシリコン製と同等で、別の材料による従来のモノリシック素子の3〜4倍に達した。論理回路とSRAM（記憶素子）の動作も確認した。研究を率いたQing Cao氏は、3段を超えて積み増せる拡張性があると説明する。
産業で広く使う単結晶シリコンをそのまま生かせる点が特徴で、研究チームはIBMやIntel、TSMCと連携している。同じ面積でより多くの計算をこなせる技術は、いずれ手元のマイコンボードや小型のAI機器を、より高性能に、あるいはより安くする方向に働く可能性がある。研究はNSF（米国立科学財団）の支援を受けた。