1968年に設計が始まり、1998年まで軍事機密として封印されていたプロセッサーがある。米海軍の戦闘機F-14A Tomcatに積まれた中央航空データコンピューター（CADC）だ。英国のFPGA技術者Adam Taylor氏が、この回路をFPGA上に再現し、VHDLのソースコードと仕様書、テストベンチ一式をGitHubで公開した。2026年7月24日には、3Dプリントで作ったF-14の模型につないで、可変後退翼が実際に動く様子を実演している。
CADCを設計したのは、Garrett AiResearch社にいたRay Holt氏らのチームだ。当時23歳だったHolt氏が中心となり、1968年から1970年にかけて開発した。Intelが4004を発表したのは1971年11月なので、2年ほど先行する。ただしCADCは1つのチップではなく6個のICで構成されており、単一チップの4004とは設計思想が異なる。「世界初のマイクロプロセッサー」と呼べるかは議論が続いているが、語長20ビット、トランジスタ数7万4442個という規模は、4ビットで2300個の4004とは別物だ。
CADCの仕事は、静圧センサーや動圧センサー、温度プローブのデータからマッハ数、高度、対気速度、上昇率をリアルタイムで計算することだった。結果はコックピットの4つの表示器に出るだけでなく、F-14の象徴である可変後退翼、マニューバフラップ、グローブベーンの駆動にも使われる。飛行状態に応じて主翼の角度を自動で変える仕組みは、この計算機があって初めて成り立った。動作クロックは1.5MHz、1フレーム54.6ミリ秒で512回の演算をこなし、消費電力は10ワット以下だ。
再現の出発点になったのは、Holt氏が近年公開した設計ノートと当時の記録だ。Taylor氏はこの散在する資料をAIで整理して要求仕様と検証計画に落とし込み、そこからHDLモジュールとテストベンチを作った。仕様の各項目とテストに固有の識別子を振り、元資料からの追跡ができるようにしている。
公開されたVHDLは、元のCADCを構成する6チップすべてに対応する。20ビット同士を掛けるパラレル乗算器（Booth法を使用）、20ビットの除算器、加減算と論理演算とグレイコード変換を担うALU、64語×20ビットのレジスタファイル、データ経路を切り替えるステアリング論理、マイクロコードで全体を制御するROMシーケンサーだ。各モジュールには自動検証付きのテストベンチが付く。
実機への実装には、Spartan-7を載せたAdiuvo Embedded System Tileを使った。使用リソースはLUTが2000個、フリップフロップが1100個、DSPが1個と、現代のFPGAから見れば小さな規模に収まる。キャリアカードに載るRaspberry Pi Compute Module 5がセンサー入力を担い、UARTからAXIバスへ橋渡しする仕組みでホストと通信する。
付属のPythonツールを使うと、センサー入力の値を画面上で変えながら、計算結果のマッハ数や高度、対気速度と、それに応じた主翼の角度をリアルタイムで確認できる。シミュレーションと実機接続の両方に対応する。ライセンスはMITで、Holt氏の原典資料もリポジトリに同梱している。
